

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2019-146064

(P2019-146064A)

(43) 公開日 令和1年8月29日(2019.8.29)

(51) Int.Cl.			F I			テーマコード (参考)
HO4N	5/369	(2011.01)	HO4N	5/369	800	2H040
A61B	1/04	(2006.01)	A61B	1/04		4C161
HO4N	5/225	(2006.01)	HO4N	5/225	500	5C024
GO2B	23/24	(2006.01)	GO2B	23/24	B	5C122

審査請求 未請求 請求項の数 15 O L (全 24 頁)

(21) 出願番号 特願2018-29649 (P2018-29649)  
 (22) 出願日 平成30年2月22日 (2018.2.22)

(71) 出願人 000000376  
 オリンパス株式会社  
 東京都八王子市石川町2951番地  
 (74) 代理人 110002147  
 特許業務法人酒井国際特許事務所  
 (72) 発明者 萩原 義雄  
 東京都八王子市石川町2951番地 オリンパス株式会社内  
 Fターム(参考) 2H040 CA04 CA11 CA23 DA03 DA11  
 DA12 DA21 GA02 GA10 GA11  
 4C161 CC06 LL02 PP01 RR22 SS03  
 5C024 BX02 GX07 HX29 HX38 HX44  
 HX48 HX50 HX51  
 5C122 DA26 EA01 FC07


(54) 【発明の名称】 撮像素子、撮像装置、内視鏡および内視鏡システム

(57) 【要約】

【課題】 撮像素子の駆動状態に関わらず、撮像素子に高い電圧が印加されることを防止することができる撮像素子、撮像装置、内視鏡および内視鏡システムを提供する。

【解決手段】 撮像部20は、二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部211と、画素部211から出力される撮像信号を入力信号として、入力信号に応じた出力信号を外へ出力する信号処理部222と、入力端子221の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部226と、記監視部226が出力した制御信号に応じて所定電流を生成する電流生成部227と、を備える。

【選択図】 図2



**【特許請求の範囲】****【請求項 1】**

二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、

前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、

所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、

前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、  
を備える

ことを特徴とする撮像素子。

10

**【請求項 2】**

前記監視部は、前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する

ことを特徴とする請求項 1 に記載の撮像素子。

**【請求項 3】**

前記監視部は、

前記基準レベルを生成する基準レベル生成部と、

前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、

を有する

ことを特徴とする請求項 1 または 2 に記載の撮像素子。

20

**【請求項 4】**

前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を生成する

ことを特徴とする請求項 3 に記載の撮像素子。

**【請求項 5】**

前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を前記信号処理部で生成する

ことを特徴とする請求項 3 に記載の撮像素子。

30

**【請求項 6】**

前記比較部は、少なくとも論理回路を有し、

前記基準レベルは、前記論理回路の回路閾値であり、

前記論理回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較する

ことを特徴とする請求項 3 に記載の撮像素子。

**【請求項 7】**

前記比較部は、少なくともインバータ回路を有し、

前記基準レベルは、前記インバータ回路の回路閾値であり、

前記インバータ回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較する

ことを特徴とする請求項 3 に記載の撮像素子。

40

**【請求項 8】**

前記基準レベル生成部は、電源電圧とグランドとの間に設けた抵抗を有し、

前記基準レベルは、前記抵抗によって抵抗分圧した電圧レベルである

ことを特徴する請求項 3 に記載の撮像素子。

**【請求項 9】**

前記基準レベル生成部は、バンドギャップリファレンス回路を有し、

50

前記基準レベルは、前記バンドギャップリファレンス回路によって生成された電圧レベルである

ことを特徴とする請求項 3 に記載の撮像素子。

【請求項 10】

前記比較部は、前記電圧レベルの大きさと前記基準レベルの大きさとを比較するコンパレータ回路を有する

ことを特徴とする請求項 8 または 9 に記載の撮像素子。

【請求項 11】

前記複数の画素が配置してなる第 1 チップと、

前記信号処理部、前記監視部および前記電流生成部が配置してなる第 2 チップと、  
を備え、

前記第 1 チップは、前記第 2 チップに積層されてなる

ことを特徴とする請求項 1 ~ 10 のいずれか一つに記載の撮像素子。

10

【請求項 12】

前記監視部は、当該撮像素子の起動時に前記制御信号を出力する

ことを特徴とする請求項 11 に記載の撮像素子。

【請求項 13】

請求項 1 ~ 12 のいずれか一つに記載の撮像素子を備える

ことを特徴とする撮像装置。

【請求項 14】

請求項 13 に記載の撮像装置と、

被検体内に挿入可能な挿入部と、

を備え、

前記挿入部は、前記撮像装置を先端部に配置してなる

ことを特徴とする内視鏡。

20

【請求項 15】

請求項 14 に記載の内視鏡と、

前記撮像信号に対して画像処理を施して画像信号を生成する処理装置と、

を備える

ことを特徴とする内視鏡システム。

30

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、被検体内に挿入され、該被検体内の体内を撮像して画像データを生成する撮像素子、撮像装置、内視鏡および内視鏡システムに関する。

【背景技術】

【0002】

従来、内視鏡の挿入部の先端に C C D (Charge Coupled Device) や C M O S (Complementary Metal Oxide Semiconductor) 等の撮像素子と、該撮像素子の近傍に設けた増幅器によって撮像素子が出力する撮像信号を増幅してプロセッサへ出力する技術が知られている (特許文献 1 参照)。この技術では、撮像素子を駆動するためのパルス信号を用いて、撮像素子および増幅器に印加される直流電圧を生成することによって、電源ケーブルの本数を減らすことで、内視鏡の挿入部の細径化を図っている。

40

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特開 2003 - 153858 号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

50

ところで、従来の内視鏡に設けられた撮像素子の電源は、内視鏡の挿入部の細径化に伴って電源ケーブルが細くなり、電源ケーブルの抵抗が増加する。このため、従来の内視鏡では、通常動作時における撮像素子の消費電流による電圧降下を考慮して電源電圧を決定している。しかしながら、上述した特許文献1のように電源ケーブルの細径化を図った内視鏡では、消費電流が通常動作時よりも少なくなった場合、消費電流が大きく低下し、撮像素子に高い電圧が印加されるとなり、撮像素子の耐圧を超えてしまう恐れがあった。

【0005】

本発明は、上記に鑑みてなされたものであって、撮像素子の駆動状態に関わらず、撮像素子に高い電圧が撮像素子に印加されることを防止することができる撮像素子、撮像装置、内視鏡および内視鏡システムを提供することを目的とする。

10

【課題を解決するための手段】

【0006】

上述した課題を解決し、目的を達成するために、本開示に係る撮像素子は、二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、を備えることを特徴とする。

20

【0007】

また、本開示に係る撮像素子は、上記開示において、前記監視部は、前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力することを特徴とする。

【0008】

また、本開示に係る撮像素子は、上記開示において、前記監視部は、前記基準レベルを生成する基準レベル生成部と、前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、有することを特徴とする。

【0009】

また、本開示に係る撮像素子は、上記開示において、前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を生成することを特徴とする。

30

【0010】

また、本開示に係る撮像素子は、上記開示において、前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を前記信号処理部で生成することを特徴とする。

【0011】

また、本開示に係る撮像素子は、上記開示において、前記比較部は、少なくとも論理回路を有し、前記基準レベルは、前記論理回路の回路閾値であり、前記論理回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較することを特徴とする。

40

【0012】

また、本開示に係る撮像素子は、上記開示において、前記比較部は、少なくともインバータ回路を有し、前記基準レベルは、前記インバータ回路の回路閾値であり、前記インバータ回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較することを特徴とする。

【0013】

また、本開示に係る撮像素子は、上記開示において、前記基準レベル生成部は、電源電圧とグランドとの間に設けた抵抗を有し、前記基準レベルは、前記抵抗によって抵抗分圧した電圧レベルであることを特徴する。

【0014】

50

また、本開示に係る撮像素子は、上記開示において、前記基準レベル生成部は、バンドギャップリファレンス回路を有し、前記基準レベルは、前記バンドギャップリファレンス回路によって生成された電圧レベルであることを特徴とする。

【0015】

また、本開示に係る撮像素子は、上記開示において、前記比較部は、前記電圧レベルの大きさと前記基準レベルの大きさを比較するコンパレータ回路を有することを特徴とする。

【0016】

また、本開示に係る撮像素子は、上記開示において、前記複数の画素が配置してなる第1チップと、前記信号処理部、前記監視部および前記電流生成部が配置してなる第2チップと、備え、前記第1チップは、前記第2チップに積層されてなることを特徴とする。

10

【0017】

また、本開示に係る撮像素子は、上記開示において、前記監視部は、当該撮像素子の起動時に前記制御信号を出力することを特徴とする。

【0018】

また、本開示に係る撮像装置は、上記開示の撮像素子を備えることを特徴とする。

【0019】

また、本開示に係る内視鏡は、上記開示の撮像装置と、被検体内に挿入可能な挿入部と、を備え、前記挿入部は、前記撮像装置を先端部に配置してなることを特徴とする。

【0020】

また、本開示に係る内視鏡システムは、上記開示の内視鏡と、前記撮像信号に対して画像処理を施して画像信号を生成する処理装置と、を備えることを特徴とする。

20

【発明の効果】

【0021】

本開示によれば、撮像素子の駆動状態に関わらず、撮像素子に高い電圧が撮像素子に印加されることを防止することができるという効果を奏する。

【図面の簡単な説明】

【0022】

【図1】図1は、本開示の実施の形態1に係る内視鏡システムの全体構成を模式的に示す図である。

30

【図2】図2は、本開示の実施の形態1に係る内視鏡システムの要部の機能構成を示すブロック図である。

【図3】図3は、本開示の実施の形態1に係る撮像部の動作処理のタイミングチャートを示す図である。

【図4】図4は、本開示の実施の形態1に係る内視鏡システムの電源電圧VDD、入力端子および第1のインバータの回路閾値の各々を同じ電圧軸でまとめた図である。

【図5】図5は、本開示の実施の形態2に係る内視鏡システムの要部の機能構成を示すブロック図である。

【図6】図6は、本開示の実施の形態3に係る内視鏡システムの要部の機能構成を示すブロック図である。

40

【図7】図7は、本開示の実施の形態4に係る内視鏡システムの要部の機能構成を示すブロック図である。

【図8】図8は、本開示の実施の形態4に係る撮像部の動作処理のタイミングチャートを示す図である。

【図9】図9は、本開示の実施の形態4に係る内視鏡システムの電源電圧VDD、入力端子および第1のインバータの回路閾値の各々を同じ電圧軸でまとめた図である。

【図10】図10は、本開示の実施の形態5に係る内視鏡システムの要部の機能構成を示すブロック図である。

【図11】図11は、本開示の実施の形態5に係る撮像部の動作処理のタイミングチャートを示す図である。

50

【図 1 2】図 1 2 は、本開示の実施の形態 5 に係る内視鏡システムの電源電圧 V D D、入力端子および第 1 のインバータの回路閾値の各々を同じ電圧軸でまとめた図である。

【図 1 3】図 1 3 は、本開示の実施の形態 6 に係る内視鏡システムの要部の機能構成を示すブロック図である。

【図 1 4】図 1 4 は、本開示の実施の形態 7 に係る内視鏡システムの要部の機能構成を示すブロック図である。

【発明を実施するための形態】

【 0 0 2 3 】

以下、本発明を実施するための形態（以下、「実施の形態」という）として、被検体内に先端部が挿入される内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。

10

【 0 0 2 4 】

（実施の形態 1）

〔内視鏡システムの構成〕

図 1 は、本開示の実施の形態 1 に係る内視鏡システムの全体構成を模式的に示す図である。図 1 に示す内視鏡システム 1 は、内視鏡 2 と、伝送ケーブル 3 と、コネクタ部 5 と、プロセッサ 6（処理装置）と、表示装置 7 と、光源装置 8 と、を備える。

20

【 0 0 2 5 】

内視鏡 2 は、伝送ケーブル 3 の一部である挿入部 1 0 0 を被検体の体腔内に挿入することによって被検体の体内を撮像する。内視鏡 2 は、被検体内を撮像することによって生成した撮像信号をプロセッサ 6 へ出力する。また、内視鏡 2 は、伝送ケーブル 3 の一端側であり、被検体の体腔内に挿入される挿入部 1 0 0 の先端部 1 0 1 側に、撮像を行う撮像部 2 0（撮像装置）が設けられている。さらに、内視鏡 2 は、挿入部 1 0 0 の基端 1 0 2 側に、内視鏡 2 に対する各種操作を受け付ける操作部 4 が接続される。撮像部 2 0 が撮像して生成した撮像信号は、例えば数 m の長さを有する伝送ケーブル 3 を経由してコネクタ部 5 へ出力される。

30

【 0 0 2 6 】

コネクタ部 5 は、プロセッサ 6 および光源装置 8 に対して、着脱自在に接続される。コネクタ部 5 は、伝送ケーブル 3 から伝送された撮像信号に対して所定の信号処理を施してプロセッサ 6 へ出力する。

【 0 0 2 7 】

プロセッサ 6 は、コネクタ部 5 から入力された撮像信号に所定の画像処理を施して表示装置 7 へ出力する。また、プロセッサ 6 は、内視鏡システム 1 全体を統括的に制御する。

【 0 0 2 8 】

表示装置 7 は、プロセッサ 6 が画像処理を施した画像信号に対応する画像を表示する。また、表示装置 7 は、内視鏡システム 1 に関する各種情報を表示する。

40

【 0 0 2 9 】

光源装置 8 は、プロセッサ 6 の制御のもと、コネクタ部 5 および伝送ケーブル 3 を経由して内視鏡 2 の挿入部 1 0 0 の先端部 1 0 1 側から被検体へ向けて照明光を照射する。光源装置 8 は、例えばハロゲンランプや白色 L E D（Light Emitting Diode）等を用いて構成される。なお、実施の形態 1 では、光源装置 8 を同時式の例を説明するが、撮像部 2 0 の種別に応じて、赤色、緑色および青色の照明光を順次切り替えながら照射する面順次式であってもよい。

【 0 0 3 0 】

〔内視鏡システムの要部の機能構成〕

次に、上述した内視鏡システム 1 の要部の機能構成について説明する。図 2 は、内視鏡システム 1 の要部の機能構成を示すブロック図である。

50

## 【 0 0 3 1 】

〔内視鏡の構成〕

まず、内視鏡 2 の構成について説明する。

図 2 に示すように、内視鏡 2 は、撮像部 2 0 と、伝送ケーブル 3 と、コネクタ部 5 と、を備える。

## 【 0 0 3 2 】

撮像部 2 0 は、第 1 チップ 2 1 と、第 2 チップ 2 2 と、を備える。第 1 チップ 2 1 および第 2 チップ 2 2 は、伝送ケーブル 3 の信号線 3 1 , 3 2 およびコネクタ部 5 を経由して後述するプロセッサ 6 の電源部 6 1 から供給された電源電圧 V D D (例えば 3 . 3 V) をグランド G N D とともに受け取る。また、第 1 チップ 2 1 は、伝送ケーブル 3 の信号線 3 3 を経由して後述するプロセッサ 6 の駆動信号生成部 6 3 から供給された駆動信号を受信する。また、第 1 チップ 2 1 は、第 2 チップ 2 2 に積層されて形成される。なお、撮像部 2 0 に供給される電源電圧 V D D とグランド G N D との間に、電源安定用のコンデンサを設けてもよい。なお、実施の形態 1 では、第 1 チップ 2 1 および第 2 チップ 2 2 が撮像素子として機能する。

10

## 【 0 0 3 3 】

第 1 チップ 2 1 は、画素部 2 1 1 を有する。画素部 2 1 1 は、行列方向に 2 次元マトリクス状に配置されてなる複数の画素を有する。この複数の画素の各々は、外部から光を受光し、受光量に応じた撮像信号を生成し、この生成した撮像信号を出力する。画素部 2 1 1 は、C M O S (Complementary Metal Oxide Semiconductor) イメージセンサを用いて構成される。また、画素部 2 1 1 は、読み出し部 (図示せず) と、タイミング生成部 (図示せず) と、を有する。読み出し部は、画素部 2 1 1 で光電変換された撮像信号を読み出して第 2 チップ 2 2 の入力端子 2 2 1 へ出力する。タイミング生成部は、伝送ケーブル 3 およびコネクタ部 5 を経由して入力された駆動信号 (基準クロック信号および同期信号を含む) に基づきタイミング信号を生成して読み出し部へ出力する。なお、読み出し部およびタイミング生成部は、後述する第 2 チップ 2 2 へ設けてもよい。

20

## 【 0 0 3 4 】

第 2 チップ 2 2 は、第 1 チップ 2 1 から撮像信号が入力される入力端子 2 2 1 と、入力端子 2 2 1 から入力された撮像信号を増幅して出力する信号処理部 2 2 2 と、信号処理部 2 2 2 から入力された撮像信号を出力する出力端子 2 2 3 と、を有する。なお、本実施の形態 1 では、入力端子 2 2 1 が所定端子に該当する。

30

## 【 0 0 3 5 】

信号処理部 2 2 2 は、入力端子 2 2 1 から入力された撮像信号を増幅して出力端子 2 2 3 へ出力する。信号処理部 2 2 2 は、トランジスタ 2 2 4 と、抵抗 2 2 5 と、監視部 2 2 6 と、電流生成部 2 2 7 と、を備える。

## 【 0 0 3 6 】

トランジスタ 2 2 4 は、N M O S トランジスタを用いて構成される。トランジスタ 2 2 4 は、ドレイン端子に電源電圧 V D D が接続され、ソース端子に伝送ケーブル 3 のインピーダンスをマッチングするための抵抗 2 2 5 が接続され、ゲート端子に第 1 チップ 2 1 から撮像信号が入力される入力端子 2 2 1 が接続される。トランジスタ 2 2 4 は、入力端子 2 2 1 から入力された撮像信号を増幅し、この増幅した撮像信号を抵抗 2 2 5 および出力端子 2 2 3 を経由して伝送ケーブル 3 の信号線 3 4 へ出力する。

40

## 【 0 0 3 7 】

監視部 2 2 6 は、入力端子 2 2 1 の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、画素部 2 1 1 に流れる電流値を制御する制御信号を電流生成部 2 2 7 へ出力する。具体的には、監視部 2 2 6 は、入力端子 2 2 1 の電圧レベルの大きさと予め設定された基準レベルの大きさとを比較し、この比較結果を制御信号として電流生成部 2 2 7 へ出力する。監視部 2 2 6 は、論理回路を用いて構成される。具体的には、監視部 2 2 6 は、比較部として機能する第 1 のインバータ回路 2 2 6 1 と、第 2 のインバータ回路 2 2 6 2 と、を有する。

50

## 【0038】

第1のインバータ回路2261は、入力端子221に入力される電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、制御信号を生成し、この制御信号を第2のインバータ回路2262へ出力する。第1のインバータ回路2261は、入力端子221に入力される電圧レベルの大きさを検出する。具体的には、第1のインバータ回路2261は、入力端子221の電圧レベルの大きさを検出し、この検出した入力端子221の電圧レベルの大きさと基準レベルの大きさとを比較する。そして、第1のインバータ回路2261は、入力端子221の電圧レベルの大きさと基準レベルの大きさとを比較した比較結果を第2のインバータ回路2262へ出力する。ここで、基準レベルとしては、第1のインバータ回路2261の回路閾値である。例えば、回路閾値としては、電源電圧VDDが3.0Vの場合、1.5Vである。即ち、第1のインバータ回路2261は、入力端子221の電圧レベルの大きさが基準レベルの閾値以上であるか否かを比較判定し、この比較結果を制御信号として第2のインバータ回路2262へ出力する。具体的には、第1のインバータ回路2261は、入力端子221の電圧レベルの大きさが基準レベルの大きさ未満である場合、入力端子221の電圧レベルの大きさが基準レベルの大きさ未満であることを示す比較結果の制御信号を第2のインバータ回路2262へ出力する。これに対して、第1のインバータ回路2261は、入力端子221の電圧レベルの大きさが基準レベルの大きさ以上である場合、入力端子221の電圧レベルの大きさが基準レベルの大きさ以上であることを示す比較結果の制御信号を第2のインバータ回路2262へ出力する。

10

20

## 【0039】

第2のインバータ回路2262は、第1のインバータ回路2261から入力された制御信号に基づいて、オンオフ信号を電流生成部227へ出力する。具体的には、第2のインバータ回路2262は、第1のインバータ回路2261から入力端子221の電圧レベルの大きさが基準レベルの大きさ未満であることを示す比較結果の制御信号が入力された場合、オン信号を電流生成部227へ出力する。これに対して、第2のインバータ回路2262は、第1のインバータ回路2261から入力端子221の電圧レベルの大きさが基準レベルの大きさ以上であることを示す比較結果の制御信号が入力された場合、オフ信号を電流生成部227へ出力する。

30

## 【0040】

電流生成部227は、監視部226が出力した制御信号に基づいて、画素部211に流れる電流値を変更する。電流生成部227は、トランジスタ2271と、所定の抵抗値の抵抗2272と、を有する。

## 【0041】

トランジスタ2271は、PMOSトランジスタを用いて構成される。トランジスタ2271は、ドレイン端子に電源電圧VDDが接続され、ソース端子に抵抗2272が接続され、ゲート端子に第2のインバータ回路2262が接続される。トランジスタ2271は、第2のインバータ回路2262からオン信号が入力された場合、オン状態となり、抵抗2272で決定される電流が通電する。これに対して、トランジスタ2271は、第2のインバータ回路2262からオフ信号が入力された、オフ状態となり、抵抗2272で決定される電流が流れない。

40

## 【0042】

コネクタ部5は、回路基板51を有する。回路基板51は、受信回路511と、処理回路512と、を備える。

## 【0043】

受信回路511は、伝送ケーブル3の信号線34を經由して伝送された撮像信号を受信し、この受信した撮像信号を処理回路512へ出力する。受信回路511は、少なくとも、GNDに接続された交流終端抵抗5111と、GNDに接続された直流終端抵抗5112と、第2チップ22から出力される直流電流をカットする直流カットコンデンサ5113と、を有する。

50

## 【 0 0 4 4 】

処理回路 5 1 2 は、受信回路 5 1 1 から入力された撮像信号に対して、信号処理を施し、この信号処理を施した撮像信号をプロセッサ 6 へ出力する。処理回路 5 1 2 は、アナログ・フロント・エンド部 5 1 2 1 (以下、「AFE部 5 1 2 1」という)と、撮像信号処理部 5 1 2 2 と、を有する。

## 【 0 0 4 5 】

AFE部 5 1 2 1 は、受信回路 5 1 1 から出力された撮像信号を受信し、コンデンサで交流成分をとりだし、分圧回路で動作点を決定する。AFE部 5 1 2 1 は、受信回路 5 1 1 から伝送されたアナログの撮像信号を A / D 変換を行ってデジタルの撮像信号として撮像信号処理部 5 1 2 2 へ出力する。

10

## 【 0 0 4 6 】

撮像信号処理部 5 1 2 2 は、AFE部 5 1 2 1 から入力されるデジタルの撮像信号に対して、縦ライン除去やノイズ除去等の所定の信号処理を行ってプロセッサ 6 へ出力する。撮像信号処理部 5 1 2 2 は、例えば F P G A (Field Programmable Gate Array) を用いて構成される。

## 【 0 0 4 7 】

〔プロセッサの構成〕

次に、プロセッサ 6 の構成について説明する。

プロセッサ 6 は、電源部 6 1 と、画像信号処理部 6 2 と、駆動信号生成部 6 3 と、記録部 6 4 と、入力部 6 5 と、制御部 6 6 と、を備える。

20

## 【 0 0 4 8 】

電源部 6 1 は、制御部 6 6 の制御のもと、電源電圧 V D D を生成し、この生成した電源電圧 V D D をグランド G N D とともに、伝送ケーブル 3 の信号線 3 1 , 3 2 へ出力する。具体的には、電源部 6 1 は、制御部 6 6 の制御のもと、外部から入力された供給電力に対して所定の電圧、例えば 3 . 3 V に調整して電源電圧 V D D を生成し、この生成した電源電圧 V D D を伝送ケーブル 3 の信号線 3 1 へ出力する。電源部 6 1 は、電圧レギュレータ (Regulator) 等を用いて構成される。

## 【 0 0 4 9 】

画像信号処理部 6 2 は、制御部 6 6 の制御のもと、撮像信号処理部 5 1 2 2 で信号処理が施されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス ( W B ) 調整処理、ゲイン調整処理、補正処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この画像信号を表示装置 7 へ出力する。画像信号処理部 6 2 は、G P U (Graphics Processing Unit) や F P G A 等を用いて構成される。

30

## 【 0 0 5 0 】

駆動信号生成部 6 3 は、制御部 6 6 の制御のもと、内視鏡システム 1 の各構成部の動作となる基準クロック信号および同期信号を含む駆動信号を生成し、この駆動信号を伝送ケーブル 3 の信号線 3 3 へ出力する。駆動信号生成部 6 3 は、クロックジェネレータ等を用いて構成される。

## 【 0 0 5 1 】

記録部 6 4 は、内視鏡システム 1 が実行する各種プログラム、処理中のデータおよび画像データ等を記録する。記録部 6 4 は、揮発性メモリ、不揮発性メモリおよびメモリカードを用いて構成される。

40

## 【 0 0 5 2 】

入力部 6 5 は、内視鏡システム 1 に関する各種操作の入力を受け付ける。例えば、入力部 6 5 は、光源装置 8 が出射する照明光の種別を切り替える指示信号や終了を指示する指示信号の入力を受け付ける。入力部 6 5 は、例えば切替スイッチ、十字スイッチ、プッシュボタン、タッチパネル等を用いて構成される。

## 【 0 0 5 3 】

制御部 6 6 は、内視鏡システム 1 を構成する各部を統括的に制御する。制御部 6 6 は、C P U (Central Processing Unit) 等を用いて構成される。制御部 6 6 は、入力部 6

50

5 から入力された指示信号に応じて、光源装置 8 が出射する照明光を切り替える。

【 0 0 5 4 】

〔表示装置の構成〕

表示装置 7 は、画像信号処理部 6 2 から入力される画像信号に基づいて、撮像部 2 0 が撮像した画像を表示する。表示装置 7 は、液晶や有機 E L (Electro Luminescence) 等の表示パネル等を用いて構成される。

【 0 0 5 5 】

〔撮像部の動作処理〕

次に、撮像部 2 0 の動作処理について説明する。図 3 は、撮像部 2 0 の動作処理のタイミングチャートを示す図である。図 4 は、電源電圧 V D D、入力端子 2 2 1 および第 1 のインバータ回路 2 2 6 1 の回路閾値の各々を同じ電圧軸でまとめた図である。図 3 および図 4 において、横軸が時間を示し、縦軸が電圧 ( V ) を示す。また、図 3 において、上段から ( a ) が同期信号のタイミングを示し、( b ) がクロック信号のタイミングを示し、( c ) が電源電圧 V D D の出力変化を示し、( d ) が第 2 のインバータ回路 2 2 6 2 の出力変化を示し、( e ) が第 1 のインバータ回路 2 2 6 1 の出力変化を示し、( f ) が入力端子 2 2 1 およびトランジスタ 2 2 4 の各々の出力変化を示す。さらに、図 3 および図 4 において、曲線 L 1 が電源電圧 V D D の出力変化を示し、折れ線 L 2 が第 2 のインバータ回路 2 2 6 2 の出力変化を示し、曲線 L 3 がインバータ I N V 1 の出力変化を示し、折れ線 L 4 が入力端子 2 2 1 およびトランジスタ 2 2 4 の各々の出力変化を示す。さらに、図 4 において、曲線 L 1 1 が従来の電源電圧 V D D の出力変化を示し、曲線 L T 1 が第 1 の

10

20

【 0 0 5 6 】

また、以下において、撮像部 2 0 の起動時とは、内視鏡 2 に対する電源導入された時点から、画素部 2 1 1 に対して電源電圧 V D D が供給されて画素部 2 1 1 が起動を開始する時点までの短時間の期間をいう。具体的には、図 3 に示すように、画素部 2 1 1 の起動時とは、画素部 2 1 1 に電源電圧 V D D が供給され起動が開始された時点から、プロセッサ 6 の駆動信号生成部 6 3 から画素部 2 1 1 に対して同期信号が出力されて画素部 2 1 1 にて受信される時点までの期間をいう。

【 0 0 5 7 】

また、撮像部 2 0 の通常動作とは、上述した画素部 2 1 1 の起動時を経て、画素部 2 1 1 が撮像信号の出力を開始した時点から撮像信号が停止される時点までの期間であって、画素部 2 1 1 自体の動作も安定し、画素部 2 1 1 に電源電圧 V D D を供給する伝送ケーブル 3 における消費電力も定格動作の範囲内に収まっている状態の期間をいう。

30

【 0 0 5 8 】

図 3 および図 4 に示すように、まず、撮像部 2 0 の起動時において、第 1 のインバータ回路 2 2 6 1 は、入力端子 2 2 1 に入力される電圧レベルの大きさと、基準レベルである閾値 L T 1 (例えば 1 . 5 V) とを比較し、閾値 L T 1 未満である場合、入力端子 2 2 1 に入力される電圧レベルの大きさが閾値 L T 1 未満であることを示す制御信号を第 2 のインバータ回路 2 2 6 2 を出力する。この場合、図 3 および図 4 に示すように、トランジスタ 2 2 7 1 は、第 2 のインバータ回路 2 2 6 2 からオン信号が入力されるので、オン状態となり、トランジスタ 2 2 7 1 の抵抗値と抵抗 2 2 7 2 の抵抗値で決定される電流が通電する。これにより、図 4 の曲線 L 1 および曲線 L 1 1 に示すように、実施の形態 1 によれば、撮像部 2 0 の起動時に画素部 2 1 1 の定格動作の範囲内を超えた電源電圧 V D D が印加されることを防止することができる。

40

【 0 0 5 9 】

その後、図 3 および図 4 に示すように、第 1 のインバータ回路 2 2 6 1 は、入力端子 2 2 1 に入力される電圧レベルの大きさと、閾値 L T 1 とを比較し、閾値 L T 1 以上の場合、入力端子 2 2 1 に入力される電圧レベルの大きさが閾値 L T 1 以上であることを示す制御信号を第 2 のインバータ回路 2 2 6 2 へ出力する。この場合、図 3 および図 4 に示すように、トランジスタ 2 2 7 1 は、第 2 のインバータ回路 2 2 6 2 からオフ信号が入力され

50

るので、オフ状態となり、電流が停止する。これにより、トランジスタ 224 は、入力端子 221 から入力された撮像信号を出力端子 223 へ出力する。

【0060】

以上説明した実施の形態 1 によれば、電流生成部 227 が監視部 226 から入力された制御信号に基づいて、電流値を制御するので、画素部 211 の定格動作の範囲内を超えた電源電圧 VDD が印加されることを防止することができる。

【0061】

また、実施の形態 1 によれば、監視部 226 が入力端子 221 の電圧レベルの大きさと基準レベルの大きさとを比較し、この比較結果を制御信号として電流生成部 227 へ出力するので、画素部 211 の定格動作の範囲内を超えた電源電圧 VDD が印加されることを防止することができる。

10

【0062】

また、実施の形態 1 によれば、第 1 のインバータ回路 2261 が入力端子 221 の電圧レベルの大きさが第 1 のインバータ回路 2261 の回路閾値である基準レベルの大きさ未満である場合、制御信号をトランジスタ 2271 のゲート端子へ出力するため、トランジスタ 2271 の抵抗値と抵抗 2272 の抵抗値で決定される電流が通電するので、画素部 211 の定格動作の範囲内を超えた電源電圧 VDD が印加されることを防止することができる。

【0063】

また、実施の形態 1 によれば、第 1 チップ 21 を第 2 チップ 22 に積層したので、先端部 101 の細径化を図ることができる。

20

【0064】

また、実施の形態 1 によれば、撮像部 20 の起動時に、監視部 226 が入力端子 221 の電圧レベルの大きさと基準レベルの大きさとを比較し、この比較結果を制御信号として電流生成部 227 へ出力するので、撮像部 20 の起動時に画素部 211 の定格動作の範囲内を超えた電源電圧 VDD が印加されることを防止することができる。

【0065】

(実施の形態 2)

次に、本開示の実施の形態 2 について説明する。本開示の実施の形態 2 に係る内視鏡システムは、上述した実施の形態 1 に係る内視鏡システム 1 における第 2 チップ 22 の信号処理部 222 と構成が異なる。以下においては、実施の形態 2 に係る内視鏡システムの構成について説明する。なお、上述した実施の形態 1 に係る内視鏡システム 1 と同一の構成には同一の符号を付して詳細な説明は省略する。

30

【0066】

〔内視鏡システムの要部の機能構成〕

図 5 は、本開示の実施の形態 2 に係る内視鏡システムの要部の機能構成を示すブロック図である。図 5 に示す内視鏡システム 1A は、上述した実施の形態 1 に係る内視鏡 2 に換えて、内視鏡 2A を備える。また、内視鏡 2A は、上述した実施の形態 1 に係る撮像部 20 に換えて、撮像部 20A を備える。さらに、撮像部 20A は、上述した実施の形態 1 に係る第 2 チップ 22 に換えて、第 2 チップ 22A を備える。さらにまた、第 2 チップ 22A は、上述した信号処理部 222 に換えて、信号処理部 222A を備える。また、信号処理部 222A は、上述した実施の形態 1 に係る監視部 226 および電流生成部 227 に換えて、監視部 226A および電流生成部 227A を備える。

40

【0067】

監視部 226A は、入力端子 221 の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、画素部 211 に流れる電流値を制御する制御信号を電流生成部 227 へ出力する。監視部 226A は、論理回路を用いて構成される。具体的には、監視部 226A は、第 1 のインバータ回路 2261A を有する。

【0068】

第 1 のインバータ回路 2261A は、入力端子 221 の電圧レベルの大きさと予め設定

50

された基準レベルの大きさに基づいて、制御信号を生成し、この制御信号を電流生成部 227A へ出力する。具体的には、第 1 のインバータ回路 2261A は、入力端子 221 の電圧レベルの大きさと、基準レベルの大きさとを比較し、この比較結果を電流生成部 227A へ出力する。ここで、基準レベルとしては、第 1 のインバータ回路 2261A の回路閾値である。例えば、回路閾値としては、電源電圧 VDD が 3.0V の場合、1.5V である。即ち、第 1 のインバータ回路 2261A は、入力端子 221 の電圧レベルの大きさが基準レベルの閾値（例えば 1.5V）以上であるか否かを比較判定し、この比較結果を電流生成部 227A へ出力する。

【0069】

電流生成部 227A は、監視部 226A が出力した制御信号に基づいて、画素部 211 に流れる電流値を変更する。電流生成部 227A は、トランジスタ 2271A と、所定の抵抗値の抵抗 2272A と、を有する。

【0070】

トランジスタ 2271A は、NMOS トランジスタを用いて構成される。トランジスタ 2271A は、ドレイン端子に抵抗 2272A を介して電源電圧 VDD が接続され、ソース端子にグランド GND が接続され、ゲート端子に第 1 のインバータ回路 2261A が接続される。トランジスタ 2271A は、第 1 のインバータ回路 2261A が入力端子 221 の電圧レベルが閾値未満と判定した比較結果の制御信号が入力された場合、オン状態となり、トランジスタ 2271A の抵抗値と抵抗 2272A の抵抗値とで決定される電流が通電する。これに対して、トランジスタ 2271A は、第 1 のインバータ回路 2261A が入力端子 221 の電圧レベルが閾値以上と判定した比較結果の制御信号が入力された場合、オフ状態となり、抵抗 2272A で決定される電流が停止する。

【0071】

このように構成された信号処理部 222A は、上述した実施の形態 1 と同様のタイミングで撮像部 20A の起動時に、トランジスタ 2271A がオン状態となり、抵抗 2272A で決定される電流が通電するので、画素部 211 の定格動作の範囲内を超えた電源電圧 VDD が印加されることを防止することができる。

【0072】

以上説明した実施の形態 2 によれば、電流生成部 227A が監視部 226A から入力された制御信号に基づいて、電流値を変更するので、撮像部 20A の起動時に画素部 211 の定格動作の範囲内を超えた電源電圧 VDD が印加されることを防止することができる。さらに、実施の形態 2 によれば、上述した実施の形態 1 と同様の効果を有する。

【0073】

（実施の形態 3）

次に、本開示の実施の形態 3 について説明する。本開示の実施の形態 3 に係る内視鏡システムは、上述した実施の形態 1 に係る内視鏡システム 1 における第 2 チップ 22 の信号処理部 222 と構成が異なる。以下においては、実施の形態 3 に係る内視鏡システムの構成について説明する。なお、上述した実施の形態 1 に係る内視鏡システム 1 と同一の構成には同一の符号を付して詳細な説明を省略する。

【0074】

〔内視鏡システムの要部の機能構成〕

図 6 は、本開示の実施の形態 3 に係る内視鏡システムの要部の機能構成を示すブロック図である。図 6 に示す内視鏡システム 1B は、上述した実施の形態 1 に係る内視鏡 2 に換えて、内視鏡 2B を備える。また、内視鏡 2B は、上述した実施の形態 1 に係る撮像部 20 に換えて、撮像部 20B を備える。さらに、撮像部 20B は、上述した実施の形態 1 に係る第 2 チップ 22 に換えて、第 2 チップ 22B を備える。さらにまた、第 2 チップ 22B は、上述した信号処理部 222 に換えて、信号処理部 222B を備える。また、信号処理部 222B は、上述した実施の形態 1 に係る監視部 226 および電流生成部 227 に換えて、監視部 226B および電流生成部 227B を備える。

【0075】

10

20

30

40

50

監視部 226B は、入力端子 221 の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を電流生成部 227B へ出力する。監視部 226B は、第 1 のインバータ回路 2261 と、第 2 のインバータ回路 2262 と、を有する。

【0076】

電流生成部 227B は、監視部 226B が出力した制御信号に基づいて、画素部 211 に流れる電流値を変更する。電流生成部 227B は、トランジスタ 2271B と、所定の抵抗値の抵抗 2272B と、を有する。

【0077】

トランジスタ 2271B は、PMOS トランジスタを用いて構成される。トランジスタ 2271B は、ソース端子に電源電圧 VDD が接続され、ドレイン端子に抵抗 2272B および抵抗 225 が接続され、ゲート端子に第 2 のインバータ回路 2262 が接続される。トランジスタ 2271B は、第 2 のインバータ回路 2262 が出力するオン信号に基づいて、オン状態となり、抵抗 2272B の抵抗値および抵抗 225 の抵抗値で決定される電流が通電する。これに対して、トランジスタ 2271B は、第 2 のインバータ回路 2262 が出力するオフ信号に基づいて、オフ状態となり、抵抗 2272B および抵抗 225 で決定される電流が停止する。

【0078】

このように構成された信号処理部 222B は、上述した実施の形態 1 と同様のタイミングで撮像部 20B の起動時に、トランジスタ 2271B がオン状態となり、抵抗 2272B の抵抗値および抵抗 225 の抵抗値で決定される電流が流れるので、画素部 211 の定格動作の範囲内を超えた電源電圧 VDD が印加されることを防止することができる。

【0079】

以上説明した実施の形態 3 によれば、電流生成部 227B が監視部 226B から入力された制御信号に基づいて、電流値を変更するので、撮像部 20B の起動時に画素部 211 の定格動作の範囲内を超えた電源電圧 VDD が印加されることを防止することができる。さらに、実施の形態 3 によれば、上述した実施の形態 1 と同様の効果を有する。

【0080】

(実施の形態 4)

次に、本開示の実施の形態 4 について説明する。本開示の実施の形態 4 に係る内視鏡システムは、上述した実施の形態 1 に係る内視鏡システム 1 における第 2 チップ 22 の信号処理部 222 と構成が異なる。以下においては、実施の形態 4 に係る内視鏡システムの構成について説明する。なお、上述した実施の形態 1 に係る内視鏡システム 1 と同一の構成には同一の符号を付して詳細な説明を省略する。

【0081】

〔内視鏡システムの要部の機能構成〕

図 7 は、本開示の実施の形態 4 に係る内視鏡システムの要部の機能構成を示すブロック図である。図 7 に示す内視鏡システム 1C は、上述した実施の形態 1 に係る内視鏡 2 に換えて、内視鏡 2C を備える。また、内視鏡 2C は、上述した実施の形態 1 に係る撮像部 20 に換えて、撮像部 20C を備える。さらに、撮像部 20C は、上述した実施の形態 1 に係る第 2 チップ 22 に換えて、第 2 チップ 22C を備える。さらにまた、第 2 チップ 22C は、上述した信号処理部 222 に換えて、信号処理部 222C を備える。また、信号処理部 222C は、上述した実施の形態 1 に係る監視部 226 および電流生成部 227 に換えて、監視部 226C および電流生成部 227C を備える。

【0082】

監視部 226C は、入力端子 221 の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を電流生成部 227C へ出力する。監視部 226C は、第 1 のインバータ回路 2261 と、第 2 のインバータ回路 2262 と、スイッチ部 2263 と、を有する。

【0083】

10

20

30

40

50

スイッチ部 2263 は、PMOS トランジスタおよび NMOS トランジスタを用いて構成される。スイッチ部 2263 は、一方が第 1 のインバータ回路 2261 の出力先に接続され、他方が第 2 のインバータ回路 2262 の出力先に接続される。スイッチ部 2263 は、第 1 のインバータ回路 2261 から入力端子 221 の電圧レベルの大きさが閾値未満であることを示す比較結果の制御信号が入力された場合、オフ状態となり、入力端子 221 とトランジスタ 224 とを電氣的に遮断する。これに対して、スイッチ部 2263 は、第 1 のインバータ回路 2261 C から入力端子 221 の電圧レベルが閾値以上であることを示す比較結果の制御信号が入力された場合、オン状態となり、入力端子 221 とトランジスタ 224 とを電氣的に接続する。

#### 【0084】

トランジスタ 2271 C は、PMOS トランジスタを用いて構成される。トランジスタ 2271 C は、ソース端子に電源電圧 VDD が接続され、ドレイン端子にトランジスタ 224 のゲート端子に接続され、ゲート端子に第 2 のインバータ回路 2262 からの制御信号が入力される。トランジスタ 2271 C は、第 2 のインバータ回路 2262 が出力するオン信号に基づいて、オン状態となり、電源電圧 VDD に応じた電流が通電する。これに対して、トランジスタ 2271 C は、第 2 のインバータ回路 2262 が出力するオフ信号に基づいて、オフ状態となり、電流が流れない。

#### 【0085】

##### 〔撮像部の動作処理〕

次に、撮像部 20C の動作処理について説明する。図 8 は、撮像部 20C の動作処理のタイミングチャートを示す図である。図 9 は、電源電圧 VDD、入力端子 221、トランジスタ 224 のゲートおよび第 1 のインバータ回路 2261 の回路閾値の各々を同じ電圧軸でまとめた図である。図 8 および図 9 において、横軸が時間を示し、縦軸が電圧 (V) を示す。図 8 において、上段から (a) が同期信号のタイミングを示し、(b) がクロック信号のタイミングを示し、(c) が電源電圧 VDD の立ち上がりタイミングを示し、(d) が第 2 のインバータ回路 2262 の出力タイミングを示し、(e) が第 1 のインバータ回路 2261 の出力タイミングを示し、(f) が入力端子 221 の出力変化を示し、(g) がトランジスタ 224 のゲートの出力変化を示す。さらに、図 8 および図 9 において、曲線 L21 が電源電圧 VDD の変化を示し、折れ線 L22 が第 2 のインバータ回路 2262 の出力変化を示し、折れ線 L23 が第 1 のインバータ回路 2261 の出力変化を示し、折れ線 L24 が入力端子 221 の出力変化を示し、曲線 L25 がトランジスタ 224 のゲートの出力変化を示す。さらに、図 9 においては、曲線 L11 が従来の電源電圧 VDD の変化を示し、直線 LT1 が第 1 のインバータ回路 2261 の回路閾値を示す。

#### 【0086】

図 8 および図 9 に示すように、まず、画素部 211 の起動時において、第 1 のインバータ回路 2261 は、入力端子 221 に入力される電圧レベルの大きさと、基準レベルである閾値 LT1 (例えば 1.5V) とを比較し、閾値 LT1 より小さい場合、入力端子 221 に入力される電圧レベルの大きさが閾値 LT1 より小さいことを示す制御信号を第 2 のインバータ回路 2262 を経てトランジスタ 2271 C のゲート端子へ出力する。この場合、図 8 および図 9 に示すように、トランジスタ 2271 C は、オン状態となり、電源電圧 VDD をトランジスタ 224 のゲート端子へ出力する。これにより、図 9 の曲線 L11 および曲線 L21 に示すように、実施の形態 4 によれば、撮像部 20C の起動時に画素部 211 の定格動作の範囲内を超えた電源電圧 VDD が印加されることを防止することができる。

#### 【0087】

その後、図 8 および図 9 に示すように、第 1 のインバータ回路 2261 は、入力端子 221 に入力される電圧レベルの大きさと、閾値 LT1 (例えば 1.5V) とを比較し、閾値 LT1 以上の場合、入力端子 221 に入力される電圧レベルの大きさが閾値 LT1 以上であることを示す制御信号を第 2 のインバータ回路 2262 を経てトランジスタ 2271 C のゲート端子へ出力する。この場合、図 8 および図 9 に示すように、トランジスタ 22

10

20

30

40

50

71Cは、オフ状態となる。これにより、トランジスタ224は、入力端子221から入力された撮像信号に応じた出力信号を出力端子223へ出力する。

【0088】

以上説明した実施の形態4によれば、電流生成部227Cが監視部226Cから入力された制御信号に基づいて、電流値を変更するので、撮像部20Cの起動時に画素部211の定格動作の範囲内を超えた電源電圧VDDが印加されることを防止することができる。さらに、実施の形態4によれば、上述した実施の形態1と同様の効果を有する。

【0089】

(実施の形態5)

次に、本開示の実施の形態5について説明する。本開示の実施の形態5に係る内視鏡システムは、上述した実施の形態4に係る内視鏡システム1Cにおける第2チップ22Cの信号処理部222Cと構成が異なる。以下においては、実施の形態5に係る内視鏡システムの構成について説明する。なお、上述した実施の形態4に係る内視鏡システム1Cと同一の構成には同一の符号を付して詳細な説明は省略する。

10

【0090】

〔内視鏡システムの要部の機能構成〕

図10は、本開示の実施の形態5に係る内視鏡システムの要部の機能構成を示すブロック図である。図10に示す内視鏡システム1Dは、上述した実施の形態4に係る内視鏡2Cに換えて、内視鏡2Dを備える。また、内視鏡2Dは、上述した実施の形態3に係る撮像部20Cに換えて、撮像部20Dを備える。さらに、撮像部20Dは、上述した実施の形態4に係る第2チップ22Cに換えて、第2チップ22Dを備える。さらにまた、第2チップ22Dは、上述した実施の形態4に係る信号処理部222Cに換えて、信号処理部222Dを備える。また、信号処理部222Dは、上述した実施の形態4に係る電流生成部227Cに変えて、電流生成部227Dを備える。

20

【0091】

電流生成部227Dは、上述した実施の形態4に係る電流生成部227Cの構成に加えて、トランジスタ2273Dおよび所定の抵抗値の抵抗2272D、2274Dをさらに備える。

【0092】

トランジスタ2271Cは、ドレイン端子にトランジスタ224のゲート端子に接続された抵抗2272Dが接続され、ソース端子に電源電圧VDDが接続され、ゲート端子に第2のインバータ回路2262が接続される。

30

【0093】

トランジスタ2273Dは、NMOSトランジスタを用いて構成される。トランジスタ2273Dは、ドレイン端子に、トランジスタ224のゲート端子に接続された抵抗2274Dが接続され、ソース端子にグランドGNDが接続され、ゲート端子に第1のインバータ回路2261が接続される。

【0094】

トランジスタ2271Cおよびトランジスタ2273Dは、第1のインバータ回路2261が入力端子221の電圧レベルが1.5Vより低いと判定した場合、オン状態となる。これにより、抵抗2272Dおよび抵抗2274Dで抵抗分圧された電圧がトランジスタ224のゲート端子に出力される。

40

【0095】

〔撮像部の動作処理〕

次に、撮像部20Dの動作処理について説明する。図11は、撮像部20Dの動作処理のタイミングチャートを示す図である。図12は、電源電圧VDD、入力端子221、トランジスタ224のゲートおよび第1のインバータ回路2261の回路閾値の各々を同じ電圧軸でまとめた図である。図11および図12において、横軸が時間を示し、縦軸が電圧(V)を示す。図11において、上段から(a)が同期信号のタイミングを示し、(b)がクロック信号のタイミングを示し、(c)が電源電圧VDDの立ち上がりタイミング

50

を示し、(d)が第2のインバータ回路2262の出力タイミングを示し、(e)が第1のインバータ回路2261の出力タイミングを示し、(f)が入力端子221の出力変化を示し、(g)がトランジスタ224のゲートの出力変化を示す。さらに、図11および図12において、曲線L31が電源電圧VDDの変化を示し、折れ線L32が第2のインバータ回路2262の出力変化を示し、折れ線L33が第1のインバータ回路2261の出力変化を示し、折れ線L34が入力端子221の出力変化を示し、曲線L35がトランジスタ224のゲートの出力変化を示す。さらに、図12においては、曲線L11が従来の電源電圧VDDの変化を示し、直線LT1が第1のインバータ回路2261の回路閾値を示す。

#### 【0096】

図11および図12に示すように、まず、撮像部20Dの起動時において、第1のインバータ回路2261は、入力端子221に輸入される電圧レベルの大きさと、基準レベルである閾値LT1(例えば1.5V)とを比較し、閾値LT1より小さい場合、入力端子221に輸入される電圧レベルの大きさが閾値LT1より小さいことを示す制御信号を第2のインバータ回路2262を経てトランジスタ2271Cのゲート端子へ出力し、かつ制御信号をトランジスタ2273Dへ出力する。この場合、図11および図12に示すように、トランジスタ224は、オン状態となり、抵抗2272Dおよび抵抗2274Dによって抵抗分圧された電圧がトランジスタ224のゲート端子へ入力する。これにより、図12の曲線L11および曲線L31に示すように、実施の形態5によれば、撮像部20Dの起動時に画素部211の定格動作の範囲内を超えた電源電圧VDDが印加されることを防止することができる。

#### 【0097】

その後、図11および図12に示すように、第1のインバータ回路2261は、入力端子221に輸入される電圧レベルの大きさと、閾値LT1(例えば1.5V)とを比較し、閾値LT1以上の場合、入力端子221に輸入される電圧レベルの大きさが閾値LT1以上であることを示す制御信号を第2のインバータ回路2262を経てトランジスタ2271Cのゲート端子へ出力し、かつ、制御信号をトランジスタ2273Dへ出力する。この場合、トランジスタ2271Cおよびトランジスタ2273Dは、オフ状態となる。これにより、トランジスタ224は、入力端子221から入力された撮像信号に応じた出力信号を出力端子223へ出力する。

#### 【0098】

以上説明した実施の形態5によれば、電流生成部227Dが監視部226Cから入力された制御信号に基づいて、電流値を変更するので、撮像部20Dの起動時に画素部211の定格動作の範囲内を超えた電源電圧VDDが印加されることを防止することができる。さらに、実施の形態5によれば、上述した実施の形態1と同様の効果を有する。

#### 【0099】

##### (実施の形態6)

次に、本開示の実施の形態6について説明する。本開示の実施の形態6に係る内視鏡システムは、上述した実施の形態1に係る内視鏡システム1における第2チップ22の信号処理部222と構成が異なる。以下においては、実施の形態6に係る内視鏡システムの構成について説明する。なお、上述した実施の形態1に係る内視鏡システム1と同一の構成には同一の符号を付して詳細な説明は省略する。

#### 【0100】

##### [内視鏡システムの要部の機能構成]

図13は、本開示の実施の形態6に係る内視鏡システムの要部の機能構成を示すブロック図である。図13に示す内視鏡システム1Eは、上述した実施の形態1に係る内視鏡2に換えて、内視鏡2Eを備える。また、内視鏡2Eは、上述した実施の形態1に係る撮像部20に換えて、撮像部20Eを備える。さらに、撮像部20Eは、上述した実施の形態1に係る第2チップ22に換えて、第2チップ22Eを備える。さらにまた、第2チップ22Eは、上述した信号処理部222に換えて、信号処理部222Eを備える。また、信

10

20

30

40

50

号処理部 2 2 2 E は、上述した実施の形態 1 に係る信号処理部 2 2 2 の監視部 2 2 6 に変えて、監視部 2 2 6 E を備える。

【 0 1 0 1 】

監視部 2 2 6 E は、電源電圧 V D D とグランド G N D との間に設けられた所定の抵抗値の抵抗 2 2 6 4 および所定の抵抗値の抵抗 2 2 6 5 と、比較部 2 2 6 6 と、を有する。なお、実施の形態 6 では、抵抗 2 2 6 4 および抵抗 2 2 6 5 が基準電圧 V R E F を生成する基準レベル生成部として機能する。

【 0 1 0 2 】

比較部 2 2 6 6 は、抵抗 2 2 6 4 および抵抗 2 2 6 5 によって抵抗分圧された基準電圧 V R E F の大きさと入力端子 2 2 1 に入力される電圧レベルの大きさに基づいて、制御信号を生成し、この制御信号をトランジスタ 2 2 7 1 へ出力する。比較部 2 2 6 6 は、コンパレータ回路を用いて構成される。具体的には、比較部 2 2 6 6 は、撮像部 2 0 E の起動時において、入力端子 2 2 1 に入力される電圧レベルの大きさと、基準電圧 V R E F の大きさとを比較し、基準電圧 V R E F の大きさ未満である場合、トランジスタ 2 2 7 1 にオン信号を出力する。これにより、トランジスタ 2 2 7 1 は、オン状態となり、抵抗 2 2 7 2 で決定される電流が通電する。これにより、実施の形態 6 によれば、撮像部 2 0 E の起動時に画素部 2 1 1 の定格動作の範囲内を超えた電源電圧 V D D が印加されることを防止することができる。

10

【 0 1 0 3 】

その後、比較部 2 2 6 6 は、入力端子 2 2 1 に入力される電圧レベルの大きさと、基準電圧 V R E F の大きさとを比較し、基準電圧 V R E F の大きさ以上である場合、トランジスタ 2 2 7 1 にオフ信号を出力する。これにより、トランジスタ 2 2 7 1 は、オフ状態となり、抵抗 2 2 7 2 で決定される電流が停止する。

20

【 0 1 0 4 】

以上説明した実施の形態 6 によれば、電流生成部 2 2 7 が監視部 2 2 6 E から入力された制御信号に基づいて、電流値を変更するので、撮像部 2 0 E の起動時に画素部 2 1 1 の定格動作の範囲内を超えた電源電圧 V D D が印加されることを防止することができる。さらに、実施の形態 6 によれば、上述した実施の形態 1 と同様の効果を有する。

【 0 1 0 5 】

(実施の形態 7)

次に、本開示の実施の形態 7 について説明する。本開示の実施の形態 7 に係る内視鏡システムは、上述した実施の形態 1 に係る内視鏡システム 1 における第 2 チップ 2 2 と構成が異なる。具体的には、本開示の実施の形態 7 に係る内視鏡システムは、差動信号によって撮像信号を送信する。以下においては、実施の形態 7 に係る内視鏡システム 1 と同一の構成には同一の符号を付して詳細な説明は省略する。

30

【 0 1 0 6 】

〔内視鏡システムの要部の機能構成〕

図 1 4 は、本開示の実施の形態 7 に係る内視鏡システムの要部の機能構成を示すブロック図である。図 1 4 に示す内視鏡システム 1 F は、上述した実施の形態 1 に係る内視鏡 2 に換えて、内視鏡 2 F を備える。また、内視鏡 2 F は、上述した実施の形態 1 に係る撮像部 2 0 およびコネクタ部 5 に換えて、撮像部 2 0 F およびコネクタ部 5 F を備える。

40

【 0 1 0 7 】

まず、撮像部 2 0 F について説明する。撮像部 2 0 F は、上述した第 2 チップ 2 2 に換えて、第 2 チップ 2 2 F を備える。さらにまた、第 2 チップ 2 2 F は、信号処理部 2 2 2 F と、監視部 2 2 6 F と、電流生成部 2 2 7 と、を備える。

【 0 1 0 8 】

信号処理部 2 2 2 F は、出力部 2 3 5 を有する。出力部 2 3 5 は、伝送ケーブル 3 F における 2 本の信号線 3 4 , 3 5 および出力端子 2 3 6 , 2 3 7 を用いて入力端子 2 2 1 から入力された撮像信号を L V D S (Low Voltage Differential Signaling) によってコネクタ部 5 F へ出力する。なお、本実施の形態 7 では、出力部 2 3 5 が L V D S によっ

50

て撮像信号を2本の信号線34, 35へ出力しているが、これに限定されることなく、他の信号線に重畳して出力したり、他の方法によって出力したりすることによってコネクタ部5Fへ出力するようにしてもよい。

【0109】

監視部226Fは、電源電圧VDDとグランドGNDとの間に設けられた所定の抵抗値の抵抗2264および所定の抵抗値の抵抗2265と、比較部2266Fと、を有する。なお、実施の形態7では、基準レベル生成部としてバンドギャップリファレンス回路を有し、電源電圧VDDに依存しない基準電圧を生成する。

【0110】

比較部2266Fは、抵抗2264および抵抗2265によって電源電圧VDDを抵抗分圧した電圧レベルの大きさと、基準電圧VREFの大きさに基づいて、制御信号を生成し、この制御信号をトランジスタ2271へ出力する。比較部2266Fは、コンパレータ回路を用いて構成される。具体的には、比較部2266Fは、撮像部20Fの起動時において、抵抗2264および抵抗2265によって抵抗分圧された電圧レベルの大きさと、基準電圧VREFの大きさを比較し、基準電圧VREFの大きさ未満である場合、トランジスタ2271にオン信号を出力する。これにより、トランジスタ2271は、オン状態となり、抵抗2272で決定される電流が通電する。これにより、実施の形態7によれば、撮像部20Fの起動時に画素部211の定格動作の範囲内を超えた電源電圧VDDが印加されることを防止することができる。

10

【0111】

その後、比較部2266Fは、抵抗2264および抵抗2265によって抵抗分圧された電圧レベルの大きさと、基準電圧VREFの大きさを比較し、基準電圧VREFの大きさ以上である場合、トランジスタ2271にオフ信号を出力する。これにより、トランジスタ2271は、オフ状態となり、抵抗2272で決定される電流が停止する。

20

【0112】

次に、コネクタ部5Fについて説明する。コネクタ部5Fは、上述した実施の形態1に係る回路基板51に変えて、回路基板51Fを備える。さらに、回路基板51Fは、上述した受信回路511および処理回路512に変えて、受信回路511Fおよび処理回路512Fを備える。

【0113】

受信回路511Fは、入力端子513, 514と、受信部515と、を有する。受信部515は、入力端子513, 514を経由して伝送ケーブル3Fの信号線34, 35からLVDsによって伝送された撮像信号を受信して撮像信号処理部5122Fへ出力する。

30

【0114】

撮像信号処理部5122Fは、受信部515から入力されたデジタルの撮像信号に対して、縦ライン除去やノイズ除去等の所定の信号処理を行ってプロセッサ6へ出力する。

【0115】

以上説明した本実施の形態7によれば、電流生成部227が監視部226Fから入力された制御信号に基づいて、電流値を変更するので、撮像部20Fの起動時に画素部211の定格動作の範囲内を超えた電源電圧VDDが印加されることを防止することができる。さらに、実施の形態7によれば、上述した実施の形態1と同様の効果を有する。

40

【0116】

(その他の実施の形態)

上述した実施の形態1~7に開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成することができる。例えば、上述した実施の形態1~7に記載した全構成要素からいくつかの構成要素を削除してもよい。さらに、上述した実施の形態1~7で説明した構成要素を適宜組み合わせてもよい。

【0117】

また、実施の形態1~7では、制御装置と光源装置とが別体であったが、一体的に形成してもよい。

50

## 【0118】

また、実施の形態1～7では、内視鏡システムであったが、例えばカプセル型の内視鏡、被検体を撮像するビデオマイクロスコープ、撮像機能を有する携帯電話および撮像機能を有するタブレット型端末であっても適用することができる。

## 【0119】

また、実施の形態1～7では、軟性の内視鏡を備えた内視鏡システムであったが、硬性の内視鏡を備えた内視鏡システム、工業用の内視鏡を備えた内視鏡システムであっても適用することができる。

## 【0120】

また、実施の形態1～7では、被検体に挿入される内視鏡を備えた内視鏡システムであったが、例えば硬性の内視鏡を備えた内視鏡システム、副鼻腔内視鏡および電気メスや検査プローブ等の内視鏡システムであっても適用することができる。

10

## 【0121】

また、実施の形態1～7では、上述してきた「部」は、「手段」や「回路」などに読み替えることができる。例えば、制御部は、制御手段や制御回路に読み替えることができる。

## 【0122】

また、実施の形態1～7では、伝送ケーブルを介して内視鏡からプロセッサへ信号を送信していたが、例えば有線である必要はなく、無線であってもよい。この場合、所定の無線通信規格（例えばWi-Fi（登録商標）やBluetooth（登録商標））に従って、内視鏡から撮像信号等をプロセッサへ送信するようにすればよい。もちろん、他の無線通信規格に従って無線通信を行ってもよい。

20

## 【0123】

なお、本明細書におけるタイムチャートの説明では、「まず」、「その後」、「続いて」等の表現を用いてステップ間の処理の前後関係を明示していたが、本発明を実施するために必要な処理の順序は、それらの表現によって一意的に定められるわけではない。即ち、本明細書に記載したタイムチャートにおける処理の順序は、矛盾のない範囲で変更することができる。また、こうした、単純な分岐処理からなるプログラムに限らず、より多くの判定項目を総合的に判定して分岐させてもよい。

## 【0124】

以上、本願の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、本発明の開示の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。

30

## 【符号の説明】

## 【0125】


- 1, 1A, 1B, 1C, 1D, 1E, 1F 内視鏡システム
- 2, 2A, 2B, 2C, 2D, 2E, 2F 内視鏡
- 3, 3F 伝送ケーブル
- 4 操作部
- 5, 5F コネクタ部
- 6 プロセッサ
- 7 表示装置
- 8 光源装置
- 20, 20A, 20B, 20C, 20D, 20E, 20F 撮像部
- 21 第1チップ
- 22, 22A, 22B, 22C, 22D, 22E, 22F 第2チップ
- 31～35 信号線
- 51, 51F 回路基板
- 61 電源部
- 62 画像信号処理部

40


50

6 3	駆動信号生成部	
6 4	記録部	
6 5	入力部	
6 6	制御部	
1 0 0	挿入部	
1 0 1	先端部	
1 0 2	基端	
2 1 1	画素部	
2 2 1 , 5 1 3 , 5 1 4	入力端子	
2 2 2	信号処理部	10
2 2 2 A , 2 2 2 B , 2 2 2 C , 2 2 2 D , 2 2 2 E , 2 2 2 F	信号処理部	
2 2 3 , 2 3 6 , 2 3 7	出力端子	
2 2 4 , 2 2 3 4 D , 2 2 7 1 , 2 2 7 1 A , 2 2 7 1 B , 2 2 7 1 C , 2 2 7 3 D		
トランジスタ		
2 2 5 , 2 2 6 4 , 2 2 6 5 , 2 2 7 2 , 2 2 7 2 A , 2 2 7 2 B , 2 2 7 2 D , 2 2 7 4 D	抵抗	
2 2 6 , 2 2 6 A , 2 2 6 B , 2 2 6 C , 2 2 6 D , 2 2 6 E , 2 2 6 F	監視部	
2 2 7 , 2 2 7 A , 2 2 7 B , 2 2 7 C , 2 2 7 D	電流生成部	
2 3 5	出力部	
2 3 9 , 2 2 6 6 , 2 2 6 6 F	比較部	20
5 1 1 , 5 1 1 F	受信回路	
5 1 2 , 5 1 2 F	処理回路	
5 1 5	受信部	
2 2 6 1 , 2 2 6 1 A , 2 2 6 1 C	第1のインバータ回路	
2 2 6 2	第2のインバータ回路	
2 2 6 3	スイッチ部	
5 1 1 1	交流終端抵抗	
5 1 1 2	直流終端抵抗	
5 1 1 3	直流カットコンデンサ	
5 1 2 1	A F E 部	30
5 1 2 2 , 5 1 2 2 F	撮像信号処理部	


【 図 1 】




【 図 2 】




【 図 3 】




【 図 5 】




【 図 4 】




【図6】




【図7】




【図8】




【図9】




【図 10】




【図 11】




【図 12】



【図 13】



【図 14】



专利名称(译)	成像元件，成像装置，内窥镜和内窥镜系统		
公开(公告)号	<a href="#">JP2019146064A</a>	公开(公告)日	2019-08-29
申请号	JP2018029649	申请日	2018-02-22
[标]申请(专利权)人(译)	奥林巴斯株式会社		
申请(专利权)人(译)	奥林巴斯公司		
[标]发明人	萩原義雄		
发明人	萩原 義雄		
IPC分类号	H04N5/369 A61B1/04 H04N5/225 G02B23/24		
FI分类号	H04N5/369.800 A61B1/04 H04N5/225.500 G02B23/24.B		
F-TERM分类号	2H040/CA04 2H040/CA11 2H040/CA23 2H040/DA03 2H040/DA11 2H040/DA12 2H040/DA21 2H040/GA02 2H040/GA10 2H040/GA11 4C161/CC06 4C161/LL02 4C161/PP01 4C161/RR22 4C161/SS03 5C024/BX02 5C024/GX07 5C024/HX29 5C024/HX38 5C024/HX44 5C024/HX48 5C024/HX50 5C024/HX51 5C122/DA26 5C122/EA01 5C122/FC07		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

为了提供一种成像元件，成像装置，内窥镜和内窥镜系统，其能够不管成像元件的驱动状态如何防止向成像元件施加高电压。解决方案：成像单元20包括：像素单元211，其包括：多个像素以二维矩阵形状排列，并根据入射光量产生并输出成像信号；信号处理单元222，将从像素单元211输出的成像信号作为输入信号，并且将与该输入信号相对应的输出信号输出到外部；监视单元226，其基于输入端子221的电压电平的大小和预设参考电平的大小，输出用于控制电流值的控制信号；电流产生单元227根据监视单元226输出的控制信号产生预定的电流。图2

